招贤纳士返回列表
PCB Layout工程师
招聘人数：1人
工作职责
|
运用Cadence Allegro v15.x/16.x等EDA设计工具进行高密度数字／模拟印制电路板布局布线设计； 了解公司的DFM可制造性设计／DFT可测试设计的设计规则，协同硬件/机构工程师确保在PCB设计过程中符合上述规范； 在Layout设计过程中能理解阻抗控制、长度匹配及EMI/EMC等设计考量，以确保无设计瑕疵； 负责元器件原理图/PCB Footprint库的创建； 负责对PCB厂商认证工作； 负责对PCB 叠层规划和确认工作； 负责Layout文档的开发和维护（可行性分析报告，设计文档等）； 持续改进Layout开发流程和设计规范； |
要求
|
大专以上学历，及至少5年的PCB Layout设计经验; 具有各种与PCB设计/制造相关的技术背景，以及电路板制造工艺和组装工艺方面的实践知识； 具有盲孔／埋孔、埋电阻、埋电容和替代电路板制造技术方面的经验。掌握IPC和其它行业标准的全面知识； 具有Cadence Allegro或其他Layout 设计工具的使用经验，具备电路仿真经验，掌握一种或多种SI仿真工具为佳; 具有一定的组织能力，能同时管理协调多个Layout设计项目； 有良好的英语读写能力和口头沟通能力； 工作态度积极主动，肯钻研，富有团队协作精神和自我管理意识。 |
工作地点
| 上海 |
投递简历: LMT@landmark-tech.com
